Masalah Kritis
Masalah ini memengaruhi produk LPDDR2.
Desain LPDDR2 yang menargetkan perangkat tingkat kecepatan V-7 Cyclone pada 333 MHz mungkin gagal alamat dan analisis waktu perintah.
Solusi untuk masalah ini adalah mengoperasikan desain di frekuensi yang lebih rendah (seperti 300 MHz), atau gunakan tingkat -6 kecepatan Cyclone V Perangkat.
Masalah ini akan diperbaiki dalam rilis mendatang.