ID Artikel: 000086406 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/02/2013

Kemungkinan Kegagalan Waktu untuk Desain LPDDR2 pada Perangkat Tingkat Kecepatan V-7 Cyclone

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Masalah ini memengaruhi produk LPDDR2.

    Desain LPDDR2 yang menargetkan perangkat tingkat kecepatan V-7 Cyclone pada 333 MHz mungkin gagal alamat dan analisis waktu perintah.

    Resolusi

    Solusi untuk masalah ini adalah mengoperasikan desain di frekuensi yang lebih rendah (seperti 300 MHz), atau gunakan tingkat -6 kecepatan Cyclone V Perangkat.

    Masalah ini akan diperbaiki dalam rilis mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Cyclone® V FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.