Karena masalah di perangkat lunak Intel® Quartus® Prime Edisi Standar versi 17.1 Pembaruan 2, Anda dapat mengamati pesan peringatan berikut saat bermigrasi desain yang mencakup Pembaruan Jarak Jauh Intel® FPGA IP Core ke perangkat lunak Intel® Quartus® Prime Edisi Pro versi 17.1 Pembaruan 2:
Peringatan(13228): Peringatan HDL verilog atau VHDL di altera_remote_update_core.sv(292): kait yang diduga untuk next_state bersih[31]
Peringatan(16750): Peringatan HDL Verilog di altera_remote_update_core.sv(292): "next_state" di dalam blok always_comb tidak mewakili logika kombinasi
Peringatan(13228): Peringatan HDL verilog atau VHDL pada altera_remote_update_core.sv(337): kait yang disimpulkan untuk shift_in_counter_en net
Peringatan(16750): Peringatan HDL Verilog di altera_remote_update_core.sv(337): "shift_in_counter_en" di dalam blok always_comb tidak mewakili logika kombinasi
Pesan peringatan ini dapat diabaikan dengan aman, tidak ada kait fisik yang akan disertakan dalam hasil kompilasi. Untuk menghapus pesan peringatan, hapus berkas terkait Pembaruan Jarak Jauh Intel® FPGA IP Core dari proyek Anda dan buat instans baru yang dihasilkan oleh perangkat lunak edisi Intel® Quartus® Prime Pro.
Masalah ini telah diperbaiki pada perangkat lunak Intel® Quartus® Prime Edisi Pro versi 18.1.