ID Artikel: 000086451 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 23/03/2017

Mengapa SmartVID gagal selama tahap konfigurasi I/O Awal di Arria 10 SoC?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Smart Video Controller Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Fitur SmartVID diimplementasikan melalui IP lunak pada inti Arria® 10 FPGA. Dengan demikian, logika FPGA perlu dikonfigurasi dengan sukses sebelum SmartVID berfungsi. Jika Anda menggunakan metode Konfigurasi I/O Awal untuk boot Arria 10 HPS terlebih dahulu sebelum mengonfigurasi FPGA, fitur SmartVID tidak akan tersedia hingga konfigurasi inti FPGA selesai.

    Resolusi

    Pastikan VCC dan VCCP perangkat didukung dengan tegangan nominal tetap (0,90V) selama konfigurasi I/O Awal. Setelah konfigurasi FPGA selesai, SmartVID IP akan dapat meminta regulator daya untuk memperbarui nilai VCC dan VCCP.

    Informasi ini akan disertakan dalam rilis buku panduan Arria 10 di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Arria® 10 SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.