Dalam beberapa kasus, frekuensi clock MPU HPS mungkin berbeda dari yang dipilih pengguna di Qsys.
Masalah ini disebabkan oleh bsp-editor salah menggunakan informasi handoff untuk membuat pengaturan pembagi C0 PLL Utama yang akan digunakan oleh Preloader.
Masalahnya tidak terjadi pada semua konfigurasi clocking, tetapi hanya untuk beberapa konfigurasi yang mengharuskan pembagi PLL c0 k utama diubah dari nilai bawaan 1. Pengguna dapat memeriksa apakah konfigurasi terpengaruh dengan melakukan hal berikut:
o Lihat file handoff yang disebut hps.xml untuk parameter yang disebut main_pll_c0_internal
o Lihat preloader/generated/pll_config.h untuk parameter berikut: CONFIG_HPS_MAINPLLGRP_MPUCLK_CNT, CONFIG_HPS_ALTERAGRP_MPUCLK
o Jika dua nilai pembagi berikut setara, maka masalahnya tidak ada:
· nilai1 = (main_pll_c0_internal 1)
· nilai2 = (CONFIG_HPS_ALTERAGRP_MPUCLK 1) x (CONFIG_HPS_MAINPLLGRP_MPUCLK_CNT 1)
Masalah ini telah diperbaiki di perangkat lunak Quartus® Prime Standard versi 16.1.