Dropdown Bridge Address width di bagian FPGA to HPS slave interface dari bagian HPS FPGA AXI Bridges pada tab FPGA Interfaces dari Hard Processor System Intel® Stratix® 10 FPGA IP memungkinkan pilihan pengalamatan hingga 40-bit. Namun, peta alamat HPS yang terlihat dari FPGA hanya 128GB atau 37 bit.
Dalam interkoneksi HPS Intel® Stratix® 10, bit orde tinggi tersedia tetapi diabaikan. Master yang mengakses jembatan ini tidak boleh menggunakan bit ini.
Masalah ini diperbaiki dimulai dengan Perangkat Lunak Intel® Quartus® Prime Pro/Standard Edition versi 20.1.