ID Artikel: 000086517 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 20/12/2018

Apakah model daya Intel® Stratix® 10 FPGA benar dalam perangkat lunak Intel® Quartus® Prime Edisi Pro versi 18.1 dan sebelumnya?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Tidak, ada pembaruan model daya akhir untuk Intel® Stratix® 10 FPGA di perangkat lunak Intel® Quartus® Prime Edisi Pro versi 18.1 Pembaruan 1. Perubahan ini hanya memengaruhi perangkat L-Tile.

 

Resolusi

1) Dampak yang diharapkan kecil, dengan dampak maksimum sebesar 80 mW

2) Jika desain dapat mentoleransi peningkatan daya 80 mW, tidak diperlukan tindakan lebih lanjut.

Untuk menentukan dampak daya yang tepat, tayangkan kembali Intel Quartus perangkat lunak Prime Edisi Pro versi 18.1 Memperbarui 1 Estimator Daya Awal (EPE) untuk desain Anda.

3) Jika desain tidak dapat mentoleransi peningkatan daya, diperlukan perubahan pada logika atau optimisasi desain.

 

Pembaruan 1 EPE 1 1 dapat diunduh dari halaman Estimator Daya Awal dan Penganalisis Daya .

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® Stratix® 10 FPGA dan SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.