ID Artikel: 000086557 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 05/10/2015

Mengapa tampilan atas paket MAX10 untuk V36 dan V81 di Pin Planner berbeda dari gambar kerangka paket?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam pembaruan perangkat lunak Quartus® II versi 15.0 1 dan sebelumnya, tampilan atas dan tampilan bawah perangkat MAX®10 dalam paket V36 dan V81 yang ditunjukkan pada Pin Planner tertukar.

    Tidak ada dampak terhadap pin-out perangkat. Gambar paket V36 dan V81 serta simbol Cadence sudah benar.

    Resolusi

    Lokasi pin di tampilan atas dan bawah telah diperbaiki dalam pembaruan perangkat lunak Quartus II versi 15.0 2.

    Posisi label bank I/O dan indikator titik merah dijadwalkan akan diperbaiki dalam versi perangkat lunak Quartus II di masa depan.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® MAX® 10 FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.