Karena masalah dalam versi perangkat lunak Quartus® II 10.0 dan sebelumnya, desain yang menggunakan pin clock sudut untuk mengarahkan PLL sudut pada perangkat Stratix® III mungkin tidak berfungsi sebagaimana dimaksud karena analisis waktu pada jalur dari pin clock sudut ke PLL salah. Jalur waktu dalam desain Anda yang melibatkan pin clock sudut dan PLL sudut mungkin gagal karena persyaratan waktu yang tidak terpenuhi bahkan jika tidak ada pelanggaran yang dilaporkan oleh penganalisis waktu TimeQuest.
Masalah ini dapat memengaruhi desain Anda hanya jika pin sudut clock drive sudut PLL. Secara khusus, masalah ini memengaruhi perangkat Stratix III 3S200, 3S260, dan 3S340. Namun, masalahnya tidak memengaruhi perangkat ini dalam paket H780, F1152, dan H1152 karena tidak ada PLL sudut dalam paket ini. Perangkat dan perangkat III Stratix lainnya dari keluarga perangkat lain tidak terpengaruh.
Jika desain STRATIX III Anda berfungsi sesuai harapan, tidak diperlukan tindakan.
Jika Anda melihat kegagalan pada desain Stratix III Anda atau jika Anda mengkompirasi desain Stratix III baru menggunakan perangkat lunak Quartus II versi 10.0 atau sebelumnya, unduh dan instal patch perangkat lunak Quartus II dari tautan yang sesuai di bawah ini.
- Perangkat lunak Quartus II versi 10.0
- Perangkat lunak Quartus II versi 9.1 SP2
- Perangkat lunak Quartus II versi 9.1 SP1
- Perangkat lunak Quartus II versi 9.1
- Perangkat lunak Quartus II versi 9.0 SP2
- Perangkat lunak Quartus II versi 9.0 SP1
Masalah ini dijadwalkan untuk diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.