Mengapa konfigurasi ulang perangkat Intel® Stratix® 10 MX gagal ketika port hbm_only_reset_in Antarmuka Memori Bandwidth Tinggi (HBM2) Intel® FPGA IP terhubung ke output Intel® FPGA Reset Release FPGA IP atau logika inti lainnya?

Saat menggunakan Intel® Quartus® Prime Pro Edition Software versi 21.1 dan sebelumnya, melakukan konfigurasi ulang perangkat Intel® Stratix® 10 MX dalam mode pengguna akan gagal jika port hbm_only_reset_in untuk Antarmuka Memori Bandwidth Tinggi (HBM2) Intel® FPGA IP terhubung ke output Intel® FPGA Reset Release FPGA IP atau logika inti lainnya.

Selama konfigurasi ulang, jika hbm_only_reset_in didorong dengan nilai logika 1'b1, maka Intel® FPGA IP Antarmuka Memori Bandwidth Tinggi (HBM2) akan selalu dalam keadaan reset dan mengakibatkan kegagalan konfigurasi.

Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 21.2.

Untuk mengatasi masalah ini, perbarui firmware manajer perangkat terbaru untuk Perangkat Lunak Intel® Quartus® Prime Edisi Pro 21.2/21.3/21.4/22.1/22.2/22.3.

Versi firmware manajer perangkat terbaru tersedia dari tautan berikut:

Apa firmware perangkat terbaru untuk Intel® Agilex™ dan perangkat Intel® Stratix® 10?