ID Artikel: 000086622 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 26/04/2021

Mengapa flash QSPI tidak dapat diakses menggunakan Klien Mailbox Intel® FPGA IP dalam desain yang menyertakan HPS?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Pada perangkat Intel® Stratix® 10 dan Intel Agilex® 7 dengan HPS, karena penerapan perangkat lunak HPS, setelah HPS dilepas dari reset, Anda tidak dapat mengakses flash QSPI menggunakan Intel® FPGA IP Klien Mailbox.

    Anda akan melihat kode galat 0x81 (QSPI_ALREADY_OPEN) untuk operasi QSPI_OPEN (Lihat Panduan Pengguna Intel® FPGA IP Klien Mailbox untuk detail perintah operasi dan kode galat).

    Resolusi

    Ini adalah perilaku yang diharapkan. Dalam desain yang mencakup HPS, baik SDM dan HPS tidak dapat mengakses flash QSPI bersama secara bersamaan.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Intel® Stratix® 10 SX SoC FPGA
    Intel® Agilex™ 7 FPGA dan SoC FPGA
    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.