ID Artikel: 000086638 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 16/11/2018

Berapa lama saya harus menunggu setelah nSTATUS melaju tinggi sebelum sampling sinyal AVST_READY saat mengonfigurasi Intel® Stratix® 10 perangkat dalam mode konfigurasi Avalon-ST?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Sinyal AVST_READY tidak berubah menjadi nilai yang valid hingga pin nSTATUS menjadi tinggi Intel® Stratix® 10 perangkat saat mengonfigurasi dalam mode Avalon-ST.

Resolusi

Disarankan untuk menunggu setidaknya 500 kami setelah pin nSTATUS menjadi tinggi sebelum sampling AVST_READY dan melanjutkan dengan proses konfigurasi.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® Stratix® 10 FPGA dan SoC FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.