ID Artikel: 000086668 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 23/11/2018

Fatal: (vsim-3817) Port "configupdate" entitas "system_altpll_0" tidak ada dalam komponen yang disematkan.

Lingkungan

  • Intel® Quartus® Prime Edisi Standard

    • All

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam perangkat lunak Intel® Quartus® Prime Edisi Standar versi 18.1 dan sebelumnya, Anda mungkin melihat pesan Kesalahan Fatal yang disebutkan di atas saat menyimulasikan model simulasi berbasis VHDL dari ALTPLL Intel FPGA IP.

    Resolusi

    Untuk mengatasi masalah ini, perbarui skrip simulasi untuk menggunakan berkas pembungkus ip tingkat atas dari nama /sintesis/direktori alih-alih nama /simulasi/direktori.

    Produk Terkait

    Artikel ini berlaku untuk 12 produk

    FPGA Cyclone® IV
    Cyclone® FPGA
    Stratix® II FPGA
    Cyclone® III FPGA
    Arria® GX FPGA
    Intel® Cyclone® 10 LP FPGA
    Stratix® FPGA
    Stratix® IV FPGA
    Stratix® III FPGA
    FPGA Arria® II
    Intel® MAX® 10 FPGA
    Cyclone® II FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.