ID Artikel: 000086670 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/03/2019

Perché i dati inviati a NOR Flash non sono corretti quando si utilizza il comando OPCODE nell'IP client della cassetta postale seriale Intel® Stratix® 10?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Configuration Clock Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Quando si utilizza l'IP del client di cassette postali seriali Intel® Stratix® 10, si osserveranno dati errati inviati al flash quando si inviano dati utilizzando il WRITEDATA_0 e WRITEDATA_1 registro. Questo perché l'ordinazione dei byte è in formato little-endian. Ciò equivale all'esecuzione di operazioni di lettura dei dati.

    In base al protocollo di interfaccia SPI, il bit più significativo (MSB) viene inviato o ricevuto quando i dati vengono trasmessi. Quindi ogni byte verrà archiviato dal bit meno significativo (LSB) all'MSB del READDATA_0, READDATA_1, WRITEDATA_0 e WRITEDATA_1. In altre parole, i dati nel registro trasmetteranno il byte LSB al byte MSB del registro dati di lettura o scrittura.

    Resolusi

    Per risolvere il problema, è necessario annullare l'ordinazione dei byte dei dati a 4 byte sul WRITEDATA_0 o WRITEDATA_1 registro

    Ad esempio, 4 byte di dati "0x11223344" sono in realtà "0x44332211".

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.