ID Artikel: 000086681 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 28/07/2017

Bagaimana Arria 10 EMIF Traffic Generator diatur untuk pengujian loop tak terbatas?

Lingkungan

  • Antarmuka Memori Eksternal Intel® Arria® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Saat menghasilkan desain contoh ARRIA®10 EMIF, generator lalu lintas diterapkan secara bawaan, tetapi pengaturan generator lalu lintas tidak dapat dikonfigurasi melalui Qsys.

     

    Resolusi

    Setelah menghasilkan HDL untuk desain contoh Arria 10 EMIF, ubah file top IP Qsys dengan parameter generik seperti di bawah ini:

    . TEST_DURATION ("INFINITE"),

    Generator lalu lintas akan melakukan pengujian baca/tulis tanpa batas.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Arria® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.