ID Artikel: 000086742 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 21/05/2018

Galat(19192): Berkas <filename>.sof tidak lengkap - Pengaturan manajemen daya tidak diatur dengan tepat pada komponen VID</filename>

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin melihat galat ini saat menggabungkan perangkat yang mendukung penargetan desain -V (SmartVID) — Intel® Stratix® 10 FPGAs dan Intel Agilex® FPGAs dalam Perangkat Lunak Intel® Quartus® Prime Edisi Pro jika Anda belum menetapkan sinyal manajemen daya SmartVID ke SDM_IO dan/atau belum mengonfigurasi bagian Manajemen Daya dan VID secara tepat di proyek Anda.

    Resolusi

    Dalam Perangkat Lunak Intel® Quartus® Prime Edisi Pro, Anda harus menetapkan sinyal manajemen daya SmartVID ke pin SDM_IO yang sesuai di bawah Opsi Pin Konfigurasi -> Perangkat -> Perangkat &> Konfigurasi ->. Selain itu, ketika beroperasi dalam mode PMBus Host/Agent, Anda harus menetapkan alamat non-nol ke alamat perangkat di bawah Penugasan -> Perangkat -> Pilihan Perangkat & Pin -> Manajemen Daya dan VID.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.