ID Artikel: 000086781 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/01/2021

Mengapa nilai AXI read transaction ID (RID) berubah selama transfer data baca saat menggunakan kontroler Intel® Stratix® 10 MX HBM2?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Antarmuka Memori Eksternal Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah pada kontroler Intel® Stratix® 10 MX HBM2 saat menggunakan perangkat lunak Intel Quartus® Prime Edisi Pro versi 20.4 atau sebelumnya, Anda mungkin melihat bahwa induk AXI mengembalikan nilai yang berbeda untuk sinyal axi_0_0_rid ID alamat baca jika panjang ledakan baca axi_0_0_arlen sinyal lebih besar dari 2.

    Resolusi

    Untuk mengatasi masalah ini di Intel® Quartus® Prime Edisi Pro versi 20.4 atau sebelumnya,

    Unduh berkas hbm_burst_rid_fix.zip dan ganti berkas terenkripsi berikut dari yang sudah ada.

    ./sim_mentor/altera_axi_ufi_axi_burst_ctrl.sv

    Salin ke /ip/ed_synth/ed_synth_hbm_0_example_design/altera_axi_ufi_adapter_191/sim/mentor/

    ./syn_quartus/altera_axi_ufi_axi_burst_ctrl.sv

    Salin ke /ip/ed_synth/ed_synth_hbm_0_example_design/altera_axi_ufi_adapter_19

    Masalah ini telah diperbaiki dimulai dengan perangkat lunak Intel® Quartus® Prime Edisi Pro versi 21.1.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 MX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.