Saat menggunakan versi Perangkat Lunak Intel® Quartus® Prime Edisi Pro, Anda mungkin melihat pesan galat berikut menggunakan Intel Agilex® 7 FPGA IP EMIF dan Intel® Stratix® 10 FPGA ketika desain Anda mencoba menjalankan Penganalisis Waktu pada desain tanpa logika inti. Skrip waktu Tcl mengharapkan register terhubung ke antarmuka amm_* dan gagal menganalisis jalur tersebut.
Galat(23035): Galat Tcl: GALAT: Koleksi tidak ada dengan nama. Tentukan nama koleksi yang dikembalikan oleh perintah Tcl yang mendukung "foreach_in_collection." Catat nama koleksi yang valid bisa menjadi tidak valid jika variabel yang menahan koleksi keluar dari lingkup, serta hasil dari beberapa perintah TCL bawaan, misalnya, 'string length.'
Untuk mengatasi masalah ini di Intel® Quartus® Perangkat Lunak Prime Edisi Pro, terapkan salah satu dari dua opsi yang disediakan di bawah ini:
• Hubungkan sinyal amm_* ke desain Anda menggunakan Toolkit Traffic Generator 2.0 (TG2) untuk IP Intel Agilex® 7 FPGA DDR4 dan Intel® Stratix® 10 DDR4 atau
• Sertakan tugas berikut dalam berkas .qsf.
set_global_assignment -nama VERILOG_MACRO "ALTERA_EMIF_ENABLE_ISSP=1"
Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Intel® Quartus® Prime Edition di masa mendatang.