Anda akan menerima pesan galat ini ketika 'menghasilkan HDL' setelah switch tegangan referensi analog-ke-digital converter (ADC) dari mode eksternal ke mode internal dalam Intel® MAX® 10 FPGA adc Modular suplai tunggal Intel® FPGA IP . Masalah ini disebabkan oleh IP hw.tcl mengatur rentang sumber tegangan referensi eksternal yang diperbolehkan ke nilai bawaan 0.0-2.5 V alih-alih rentang valid yang diperbolehkan oleh perangkat tertentu.
Masalah ini akan diperbaiki dalam rilis versi Intel® Quartus® Prime Software di masa mendatang. Ikuti langkah-langkah ini untuk penanganan masalah sementara saat switch tegangan referensi ADC dari mode eksternal ke mode internal:
- Atur tegangan referensi ADC eksternal ke 2,5 V ke bawah sebelum beralih ke mode internal.
- Hasilkan HDL.
- Ubah tegangan referensi ADC ke mode internal.
- Menghasilkan HDL lagi.