ID Artikel: 000086802 Jenis Konten: Product Information & Documentation Terakhir Ditinjau: 28/09/2018

Bagaimana data yang disimpan dalam data baca FIFO di Intel® Stratix® 10 Serial Flash Mailbox Client Intel® FPGA IP inti dibaca dengan host JTAG?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Mailbox Client Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Data baca FIFO dapat diakses melalui bus "rd_mem" di Intel® Stratix® 10 Serial Flash Mailbox Client Intel® FPGA IP inti. Untuk membaca data yang disimpan di data baca FIFO, Anda perlu membaca data dari bus "rd_mem". Lihat alamat dasar dan akhir IP rd_mem di Platform Designer untuk alamat awal dan daftar alamat yang dapat Anda baca.

    Untuk detail lebih lanjut tentang alur operasi baca, lihat Stratix® 10 Panduan Pengguna Serial Flash Mailbox Client Intel® FPGA IP Core.

     

    Resolusi

    Untuk detail lebih lanjut tentang alur operasi baca, lihat Stratix® 10 Panduan Pengguna Serial Flash Mailbox Client Intel® FPGA IP Core.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.