ID Artikel: 000086802 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 28/09/2018

Bagaimana data yang disimpan dalam data baca FIFO di inti IP Klien Kotak Surat Flash Serial Stratix® 10 FPGA dibaca dengan host JTAG?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Mailbox Client Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Data baca FIFO dapat diakses melalui bus "rd_mem" di inti IP Klien Kotak Pesan Flash Serial Stratix® 10 FPGA. Untuk membaca data yang disimpan dalam data baca FIFO, Anda perlu membaca data dari bus "rd_mem" . Lihat alamat dasar dan akhir rd_mem IP di Platform Designer untuk alamat awal dan daftar alamat yang dapat Anda baca.

Untuk detail selengkapnya tentang alur operasi baca, lihat Panduan Pengguna Inti IP Klien Kotak Surat Serial Flash Stratix® 10 FPGA.

Resolusi

Untuk detail selengkapnya tentang alur operasi baca, lihat Panduan Pengguna Stratix® 10 FPGA Serial Flash Mailbox Client IP Core.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® Stratix® 10 FPGA dan SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.