Karena masalah di Intel® Quartus® Prime Edisi Pro Edisi Perangkat Lunak versi 21.1, Anda mungkin melihat pesan galat ini saat menyimulasikan Contoh Desain Intel FPGA IP Antarmuka High Bandwidth Memory (HBM2) dengan simulator Cadence* Xcelium*.
Untuk mengatasi masalah ini di Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 21.1, ikuti langkah-langkah berikut:
- Kunjungi /sim/ed_sim/sim/xcelium/
- Buka xcelium_setup.sh dengan editor teks pilihan Anda
- Temukan baris 'USER_DEFINED_ELAB_OPTIONS' dan tambahkan opsi 'timescale 1ps/1ps'. Setelah mengedit xcelium_setup.sh, baris 'USER_DEFINED_ELAB_OPTIONS' akan terlihat sebagai berikut: USER_DEFINED_ELAB_OPTIONS="-timescale 1ps/1ps"
- Jalankan ./xcelium_setup.sh
Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 21.3.