ID Artikel: 000086808 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 14/07/2021

Mengapa EMIF Traffic Generator 2.0 gagal pada frekuensi yang lebih tinggi untuk LRDIMM multi-rank yang menargetkan Antarmuka Memori Eksternal Intel Agilex® 7 FPGA IP?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Antarmuka dan Controller Memori
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam Intel® Quartus® Prime Edisi Pro Edisi Perangkat Lunak versi 21.2 dan sebelumnya, EMIF Traffic Generator 2.0 dapat gagal pada 1333 MHz atau frekuensi clock yang lebih tinggi untuk LRDIMM multi-rank yang menargetkan Antarmuka Memori Eksternal Intel Agilex® 7 FPGA IP.

     

     

    Resolusi

    Jika Anda mengalami galat bit pada awal atau akhir dari panjang burst 8, tingkatkan waktu penyelesaian bus tambahan (seperti yang ditunjukkan di bawah) di bawah tab Pengontrol di Antarmuka Memori Eksternal Intel Agilex® 7 FPGA IP.

    Waktu turnaround baca-ke-tulis tambahan (peringkat yang sama)

    Waktu turnaround tulis-ke-baca tambahan (peringkat yang sama)

    Waktu turnaround baca-baca tambahan (peringkat berbeda)

    Waktu turnaround baca-ke-tulis tambahan (peringkat berbeda)

    Waktu turnaround tulis-ke-tulis tambahan (peringkat berbeda)

    Waktu turnaround tulis-ke-baca tambahan (peringkat berbeda)

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    FPGA dan SoC FPGA Intel® Agilex™

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.