ID Artikel: 000086809 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 17/02/2021

Mengapa sinyal strobe_out dan strobe_out_n ditempatkan di pin yang tidak berdekatan saat menggunakan strobo komplementer di PHY Lite for Parallel Interfaces Intel® Arria® 10 FPGA IP?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Intel® Quartus® Prime Edisi Standard
  • PHY Lite untuk Antarmuka Paralel Intel® Arria® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di PHY Lite untuk Antarmuka Paralel Intel® Arria® 10 FPGA IP, sinyal strobe_out dan strobe_out_n ditempatkan di pin yang tidak berdekatan saat Anda memilih strobo pelengkap dan menyusun desain tanpa penetapan lokasi pin.

    Resolusi

    Untuk mengatasi masalah ini, menetapkan lokasi pin strobe_out dan strobe_out_n sinyal dengan menempatkan mereka ke pin DQS/DQSn berdekatan.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Arria® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.