ID Artikel: 000086824 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 23/07/2017

Apakah rx_syncclock tersedia untuk penerima Intel® FPGA IP Soft LVDS dengan faktor SERDES?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Soft LVDS Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    rx_syncclock tidak digunakan saat Intel® MAX® 10 FPGA Soft LVDS memiliki faktor serializer/deserializer (SERDES). Oleh karena itu, rx_syncclock tidak tersedia di penerima Intel® FPGA IP Soft LVDS ketika faktor SERDES yang dipilih.

    Resolusi

    Tidak ada solusi yang diperlukan untuk masalah ini.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® MAX® 10 FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.