rx_syncclock tidak digunakan saat Intel® MAX® 10 FPGA Soft LVDS memiliki faktor serializer/deserializer (SERDES). Oleh karena itu, rx_syncclock tidak tersedia di penerima Intel® FPGA IP Soft LVDS ketika faktor SERDES yang dipilih.
Tidak ada solusi yang diperlukan untuk masalah ini.
1
Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.
Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.