ID Artikel: 000086904 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/03/2018

Mengapa pengurut start sequencer IP Intel® Stratix® 10, Intel Arria® 10 dan Intel Cyclone® 10 EMIF IP melakukan kalibrasi pada IP EMIF kedua jika IP EMIF pertama di kolom I/O yang sama gagal kalibrasi?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Antarmuka Memori Eksternal Intel® Arria® 10 FPGA IP
    Antarmuka Memori Eksternal Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Jika kalibrasi IP EMIF gagal, kalibrasi IP EMIF lainnya yang berada di kolom I/O yang sama tidak akan dimulai.

 

Produk Terkait

Artikel ini berlaku untuk 2 produk

Intel® Arria® 10 FPGA dan SoC FPGA
Intel® Stratix® 10 FPGA dan SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.