ID Artikel: 000086914 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 17/10/2016

Mengapa u-boot bertahan pada Arria 10 perangkat SoC ketika saya menggunakan Konfigurasi FPGA Eksternal tanpa memori eksternal?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Intel® SoC FPGA Embedded Development Suite (SoC EDS) Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam perangkat lunak SoC EDS versi 16.0 dan yang lebih baru, u-boot-socfpga mungkin gagal boot untuk desain SoC Arria® 10 saat:

    • Konfigurasi FPGA Eksternal dipilih di BSP-Editor/ u-boot-socfpga
    • Tidak ada Antarmuka Memori Eksternal (EMIF) yang terhubung ke HPS

     

    Resolusi

    Untuk mengatasi masalah ini pada pemuat boot u-boot-socfpga yang dihasilkan dari perangkat lunak SoC EDS versi 16.0, unduh dan terapkan u-boot-socfpga_arria10_sdram.patch.

    Patch ini membuat perubahan pada uboot-socfpga/arch/arm/cpu/armv7/socfpga_arria10/sdram.c, menambahkan #define untuk tidak adanya antarmuka memori eksternal.

    Untuk menerapkan patch

    1. Salin berkas .patch ke direktori uboot-socfpga yang dibuat saat make dijalankan dari BSP yang dihasilkan bsp-editor Anda (nama perangkat lunak//uboot-socfpga)
    2. git terapkan .patch
    3. Pindah ke direktori bsp: cd ..
    4. Membangun kembali u-boot: bersihkan; buatlah
    5. Tulis uboot_w_dtb-mkpimage.bin yang diperbarui ke sdcard / QSPI Anda
     
    Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak SoC EDS di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Arria® 10 SX SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.