ID Artikel: 000086932 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 14/11/2018

Mengapa sinyal mem_odt mem_odt Intel® MAX® 10 selama kalibrasi dalam simulasi RTL dan dalam pengoperasian perangkat keras?

Lingkungan

  • Intel® Quartus® Prime Edisi Lite
  • Intel® Quartus® Prime Edisi Standard
  • DDR2 SDRAM Controller dengan UniPHY Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah dengan Intel® MAX® 10 DDR2 IP, sinyal mem_odt tidak berubah selama kalibrasi. Meskipun ini adalah perilaku yang salah untuk sinyal mem_odt selama kalibrasi, tidak ada dampak fungsi ke antarmuka DDR2.

    Setelah kalibrasi, mem_odt tombol sinyal seperti yang diharapkan selama transaksi penulisan memori.

    Resolusi

     

    Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Intel® Quartus® Prime di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® MAX® 10 FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.