ID Artikel: 000086932 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 14/11/2018

Mengapa sinyal mem_odt DDR2 MAX® 10 tidak beralih selama kalibrasi baik dalam simulasi RTL maupun dalam pengoperasian perangkat keras?

Lingkungan

    Intel® Quartus® Prime Edisi Lite
    Intel® Quartus® Prime Edisi Standard
    DDR2 SDRAM Controller dengan UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Karena ada masalah dengan IP DDR2 MAX® 10, sinyal mem_odt tidak berubah selama kalibrasi. Meskipun ini adalah perilaku yang salah untuk sinyal mem_odt selama kalibrasi, tidak ada dampak fungsional pada antarmuka DDR2.

Setelah kalibrasi, sinyal mem_odt beralih seperti yang diharapkan selama transaksi penulisan memori.

Resolusi

Masalah ini dijadwalkan akan diperbaiki di Quartus® Prime Standard versi 19.1.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® MAX® 10 FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.