Perangkat lunak Quartus® II versi 9.1 SP1 dan yang lebih baru dapat menghasilkan peringatan berikut, ketika pc transiver digunakan dalam desain yang menargetkan perangkat Stratix® IV:
Warning: PLL cross checking found inconsistent PLL clock settings:
Warning: Clock: |receive_pcs0|clkout does not match the master clock period requirement: 0.001
Warning: Clock: |transmit_pcs0|clkout does not match the matser clock period requirement: 0.001
Peringatan ini pada transmisi dan menerima output clock PCS dapat diabaikan dengan aman karena periode clock untuk clock ini secara otomatis diatur dengan benar di TimeQuest Timing Analyzer.
Masalah ini saat ini dijadwalkan untuk diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.