ID Artikel: 000086974 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 20/11/2013

Galat (178018): Saluran dalam grup saluran terikat yang berisi berikut harus ditempatkan di lokasi yang berdampingan. Jika CMU PLL digunakan, kesenjangan harus dibiarkan untuk mengirimkan saluran PLL.

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin mengalami kesalahan Fitter berikut jika Anda mengkompirasi desain dengan 4 saluran XAUI PHY yang ditempatkan di dua bank transiver perangkat V Arria® di Quartus® II 13.0.

    Galat (178018): Saluran dalam grup saluran terikat yang berisi berikut harus ditempatkan di lokasi yang berdampingan. Jika CMU PLL digunakan, kesenjangan harus dibiarkan untuk mengirimkan saluran PLL.

    Resolusi

    Masalah ini akan diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Arria® V GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.