ID Artikel: 000086982 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 21/08/2012

Peringatan kritis: _p0_pin_map.tcl: Gagal menemukan clock PLL untuk pin

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Untuk Arria® V dan Cyclone® V Hard Memory Controller (HMC) designs, Anda akan melihat peringatan kritis berikut jika clock MPFE (mp_cmd_clk_0_clk, mp_rfifo_clk_0_clk, mp_wfifo_clk_0_clk) dihasilkan oleh PLL mandiri dan bukan HMC PLL:

    Peringatan kritis: _p0_pin_map.tcl: Gagal menemukan clock PLL untuk pin 

    Peringatan: _p0_pin_map.tcl: Tidak dapat menemukan semua pin DRIVER CORE CK

    Resolusi

    Anda perlu menerapkan solusi berikut:

    Langkah 1) Buka file _p0_pin_map.tcl dan ubah 

    jika {[get_collection_size [get_registers -nowarn (driver_core_ck_pins)]] > 0} {


    Dengan


    jika {[string compare -nocase (driver_core_ck_pins) ""] != 0 && [get_collection_size [get_registers -nowarn (driver_core_ck_pins)]] > 0} {

    Langkah 2) Dalam file _p0.sdc, ubah pll_driver_core_clock ke clock yang mengarahkan input clock MPFE (mp_cmd_clk_0_clk, mp_rfifo_clk_0_clk, mp_wfifo_clk_0_clk).

    Masalah ini akan diperbaiki dalam rilis perangkat lunak Quartus® II di masa mendatang.

     

    Produk Terkait

    Artikel ini berlaku untuk 10 produk

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V SX SoC FPGA
    Arria® V GT FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.