ID Artikel: 000087013 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 18/06/2012

Masalah Daya Mendalam pada Antarmuka LPDDR2 pada Perangkat Cyclone V menggunakan Sistem Prosesor Keras

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Masalah ini memengaruhi produk LPDDR2.

    Dalam antarmuka LPDDR2 yang menargetkan perangkat Cyclone V menggunakan sistem prosesor keras (HPS), jika fitur auto power down (APD) diaktifkan dan dipicu oleh kurangnya aktivitas, suatu eksplisit permintaan pengguna untuk masuk ke mode deep power down (DPD) mungkin tidak dikenali. Masalah ini terjadi karena sistem mengabaikan permintaan DPD eksplisit ketika sudah dalam mode DPD yang dipicu APD.

    Resolusi

    Solusi untuk masalah ini adalah untuk memastikan bahwa memori HPS controller belum berada dalam mode DPD sebagai hasil dari fitur APD. Anda dapat menyebabkan kontroler memori keluar dari mode APD dengan mengeluarkan perintah tulis dummy ke alamat apa pun.

    Prosedur yang disarankan adalah sebagai berikut:

    1. Terbitkan permintaan pemadaman listrik yang dalam.
    2. Keluarkan perintah tulis ke alamat memori apa pun.

    Masalah ini tidak akan diperbaiki.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Cyclone® V FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.