ID Artikel: 000087038 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/10/2013

Waktu Pemutaran Ulang Host Yang Jarang Habis untuk Stratix V Hard IP untuk PCI Express IP Core

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Batas waktu pemutaran ulang host yang jarang terjadi, karena Stratix V Hard IP untuk PCI Express IP Core jarang melewatkan pemancar ACK DLLP untuk paket yang diterima. Masalah ini hanya terjadi ketika Stratix V Hard IP untuk PCI Express IP Core menerima aliran paket terpisah dengan jeda waktu yang besar di antara paket. Masalah ini tidak terjadi saat menerima aliran berkelanjutan Paket.

    Masalah ini tidak memengaruhi fungsionalitas karena pemutaran ulang mekanisme timer memastikan pengiriman ulang data. Masalah ini tidak memengaruhi throughput karena kejadiannya yang sangat jarang terjadi.

    Resolusi

    Tidak ada solusi yang tersedia.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Stratix® V FPGA
    Arria® V FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.