ID Artikel: 000087038 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/10/2013

Waktu Pemutaran Ulang Host Yang Jarang Habis untuk Stratix V Hard IP untuk PCI Express IP Core

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Batas waktu pemutaran ulang host yang jarang terjadi, karena Stratix V Hard IP untuk PCI Express IP Core jarang melewatkan pemancar ACK DLLP untuk paket yang diterima. Masalah ini hanya terjadi ketika Stratix V Hard IP untuk PCI Express IP Core menerima aliran paket terpisah dengan jeda waktu yang besar di antara paket. Masalah ini tidak terjadi saat menerima aliran berkelanjutan Paket.

Masalah ini tidak memengaruhi fungsionalitas karena pemutaran ulang mekanisme timer memastikan pengiriman ulang data. Masalah ini tidak memengaruhi throughput karena kejadiannya yang sangat jarang terjadi.

Resolusi

Tidak ada solusi yang tersedia.

Produk Terkait

Artikel ini berlaku untuk 2 produk

Stratix® V FPGA
Arria® V FPGA dan SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.