ID Artikel: 000087095 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 08/02/2013

Uji Stres Pembaruan CvP Mungkin Gagal dalam Desain Arria V GZ yang Mencakup Pengonfigurasi Ulang Transiver

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Uji stres pembaruan CvP mungkin gagal ketika Stratix V GX Hard IP untuk desain PCI Express IP Core juga mencakup Transceiver Inti IP Pengonfigurasi Ulang. Masalah perangkat keras ini tidak memengaruhi inisialisasi CvP.

    Resolusi

    Untuk beberapa sistem, menghapus Konfigurasi Ulang Transceiver Inti IP Pengontrol dari desain sistem dan mengikat Avalon Yang Dipetakan Memori (Avalon-MM) interface_sel sinyal untuk setiap saluran atau PLL hingga 1'b1 mengatasi masalah ini. Sinyal interface_sel adalah reconfig_to_xcvr[44] dari setiap saluran atau PLL. Namun, upaya ini mencegah Anda dari menetapkan protokol yang berbeda ke 6 saluran dalam transiver Bank. Solusi komprehensif sedang diselidiki.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Arria® V GZ FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.