ID Artikel: 000087179 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 27/06/2018

Galat (11924): Bank memiliki konflik pengaturan VCCIO

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Intel® Quartus® Prime Edisi Standard
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di perangkat lunak Intel® Quartus® Prime versi 18.0 dan sebelumnya, Anda akan melihat galat ini di Intel® Arria® 10 perangkat di kasus di mana :

    • Standar Input 2,5V ditempatkan di bank 3VIO dengan standar I/O 3,0V di mana VCCIO adalah 3,0V
    • Standar Input 3.0V ditempatkan di bank 3VIO dengan standar 2,5V I/O yang VCCIO 2,5 V
    Resolusi

    Selama spesifikasi VIH dan VIL puas, Anda dapat menggunakan standar input berikut sebagai solusinya:

    • Standar input 3.0V alih-alih standar masukan 2,5V
    • Standar input 2,5V alih-alih standar masukan 3.0V

    Lihat Intel Arria Lembar Data Perangkat 10 untuk spesifikasi VIH dan VIL standar input 3.0V dan 2.5V.

    Masalah ini telah diperbaiki sejak Intel® Quartus® Prime Pro dan Perangkat Lunak Edisi Standar versi 18.1.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Arria® 10 FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.