ID Artikel: 000087194 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 14/07/2021

Galat (20834): Ketika Anda mengaktifkan pengaturan CvP, Anda harus memastikan desain yang mendukung CvP.

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • PCI Express*
  • Avalon-ST Intel® Stratix® 10 Hard IP for PCI Express*
  • Avalon-MM Intel® Stratix® 10 Hard IP untuk PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena peningkatan pada Perangkat Lunak Intel® Quartus® Prime Edisi Pro versi 21.2, pesan galat yang diperlihatkan di atas akan terlihat selama kompilasi jika Konfigurasi melalui Pengaturan CvP Protokol (CvP ) pada Opsi Perangkat dan Pin diatur ke Inisialisasi dan Pembaruan tetapi opsi Enable_CvP (Intel_VSEC) tidak dicentang di Intel® FPGA F-Tile Avalon® Streaming IP untuk PCI Express,  Intel® FPGA IP Streaming Avalon® R-Tile untuk PCI Express atau dalam Intel® FPGA IP P-Tile untuk inti PCI Express.

    Resolusi

    Untuk mengatasi masalah ini, aktifkan pengaturan berikut untuk menggunakan fitur CvP:

    • Atur pengaturan CvP ke Inisialisasi dan perbarui dalam opsi Perangkat dan Pin.
    • Aktifkan opsi Aktifkan CVP (Intel VSEC) di Intel® FPGA F-Tile Avalon® Streaming IP untuk INTEL® FPGA IP Streaming PCI Express, R-Tile Avalon® untuk PCI Express atau dalam Intel® FPGA IP P-Tile untuk inti PCI Express.

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 21.2.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    FPGA dan SoC FPGA Intel® Agilex™ Seri F
    Intel® Agilex™ 7 FPGA dan SoC FPGA Seri I
    Intel® Stratix® 10 DX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.