Karena peningkatan pada Perangkat Lunak Intel® Quartus® Prime Edisi Pro versi 21.2, pesan galat yang diperlihatkan di atas akan terlihat selama kompilasi jika Konfigurasi melalui Pengaturan CvP Protokol (CvP ) pada Opsi Perangkat dan Pin diatur ke Inisialisasi dan Pembaruan tetapi opsi Enable_CvP (Intel_VSEC) tidak dicentang di Intel® FPGA F-Tile Avalon® Streaming IP untuk PCI Express, Intel® FPGA IP Streaming Avalon® R-Tile untuk PCI Express atau dalam Intel® FPGA IP P-Tile untuk inti PCI Express.
Untuk mengatasi masalah ini, aktifkan pengaturan berikut untuk menggunakan fitur CvP:
- Atur pengaturan CvP ke Inisialisasi dan perbarui dalam opsi Perangkat dan Pin.
- Aktifkan opsi Aktifkan CVP (Intel VSEC) di Intel® FPGA F-Tile Avalon® Streaming IP untuk INTEL® FPGA IP Streaming PCI Express, R-Tile Avalon® untuk PCI Express atau dalam Intel® FPGA IP P-Tile untuk inti PCI Express.
Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 21.2.