Anda mungkin melihat pelanggaran tahan waktu yang disebabkan oleh jalur palsu yang tidak dipotong saat menggunakan lebih dari satu contoh IP transceiver perangkat E-tile Intel Stratix 10.
Pelanggaran waktu penahanan melibatkan register AIB yang di-clock dari dua instans IP transiver independen. IP harus menerapkan jalur palsu di antara beberapa saluran dalam IP, tetapi Anda harus menerapkan batasan SDC jalur palsu antara beberapa IP transiver.
Untuk mengatasi masalah ini, Anda dapat menerapkan batasan set_false_path pada file SDC tingkat atas Anda.
Contoh di bawah ini menunjukkan bagaimana Anda dapat menerapkan jalur palsu di antara dua node IP transceiver yang tidak terkait
Abaikan Jalur:
set aib_tx_internal_div_reg_col [get_registers -nowarn nphy_instance_1.xcvr_client_inst|xcvr_native_s10_etile_0|g_xcvr_native_insts[0].ct3_xcvr_native_inst|inst_ct3_xcvr_channel|inst_ct1_hssi_pldadapt_tx~aib_tx_internal_div.reg]
set aib_fabric_transfer_clk_col [get_registers -nowarn nphy_instance_2.xcvr_client_inst|xcvr_native_s10_etile_0|g_xcvr_native_insts[0].ct3_xcvr_native_inst|inst_ct3_xcvr_channel|inst_ct1_hssi_pldadapt_tx~s2_6_0__aibadpt__aib_fabric_tx_transfer_clk.reg]
Langkah Berikutnya: Atur Jalur False
set_false_path -dari aib_tx_internal_div_reg_col hingga aib_fabric_transfer_clk_col