ID Artikel: 000087348 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 07/08/2017

Galat (18496): Output terlalu dekat dengan pin input clock PLL

Lingkungan

    Intel® Quartus® Prime Edisi Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Anda mungkin melihat pesan galat ini saat mengkompirasi desain yang menargetkan perangkat MAX® 10 tanpa penetapan pin di perangkat lunak Quartus® Prime versi 16.1.

 

Resolusi

Untuk mengatasi masalah ini, secara manual menetapkan lokasi pin yang terpengaruh dari pin input clock PLL di Editor Tugas.

Masalah ini diperbaiki di Quartus Prime versi 17.0.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® MAX® 10 FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.