ID Artikel: 000087495 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 18/04/2022

Mengapa F-Tile Ethernet Intel® FPGA Hard IP contoh desain yang menggunakan 10GE-1 dengan varian PTP gagal melewati fase "Support-Logic Generation" saat menggunakan frekuensi PLL sistem kustom?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam Intel® Quartus® Prime Edisi Pro Software v21.2, contoh desain F-Tile Ethernet Intel® FPGA Hard IP gagal melewati fase "Support Logic Generation" di Intel Quartus Prime Software.

    Pesan galat berikut terjadi ketika menggunakan 10GE-1 dengan varian yang didukung PTP dan frekuensi loop (PLL) yang dikunci fase sistem kustom seperti 903.125 MHz:

    "Galat (21842): Solver gagal menemukan solusi"

    Resolusi

    Untuk mengatasi masalah ini di Intel® Quartus® Perangkat Lunak Prime Edisi Pro v21.2, pilih frekuensi PLL sistem bawaan 805,664062 MHz saat menggunakan 10GE-1 dengan varian PTP.

     

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 22.1.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    FPGA dan SoC FPGA Intel® Agilex™ Seri I

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.