ID Artikel: 000087612 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/09/2021

Mengapa ada kesalahan fungsional dalam perangkat keras saat menggunakan Intel® Stratix® 10 FPGA blok DSP?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah dalam Intel® Quartus® Prime Edisi Pro Versi Perangkat Lunak 20.3, 20.4, dan 21.1, Anda mungkin melihat kegagalan perangkat keras saat menggunakan blok DSP di Intel® Stratix® 10 perangkat. Masalah ini disebabkan oleh optimisasi yang dilakukan selama tahap Fitter Place sembari membongkar register dari blok DSP yang mengakibatkan ketidaksesuaian fungsional antara data yang diharapkan dan data yang diamati.

    Resolusi

    Jika Anda menggunakan Perangkat Lunak Intel® Quartus® Prime Edisi Pro versi 20.3, 20.4, atau 21.1, unduh dan instal patch yang relevan:

    Untuk desain yang telah diselesaikan menggunakan Intel Quartus Perangkat Lunak Edisi Prime Pro versi 20.3, 20.4, atau 21.1, kirimkan permintaan di halaman dukungan Intel Saya dan ID Referensi Bug 14015146105.

     

    Masalah ini telah diperbaiki dimulai dengan versi 21.2 dari perangkat lunak Intel Quartus Prime Edisi Pro.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.