ID Artikel: 000087686 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 18/04/2022

Mengapa simulasi Antarmuka DMA Intel® Arria® 10 atau Intel® Cyclone® 10 GX Avalon® Memory-Mapped (Avalon-MM) untuk testbench desain contoh PCI Express* tidak termasuk proses DMA?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Intel® Arria® 10 Cyclone® 10 Hard IP untuk PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah dengan Antarmuka DMA Intel® Arria® 10 atau Intel® Cyclone® 10 GX Avalon® Memory-Mapped (Avalon-MM) untuk contoh transaksi TESTBENCH DMA PCI Express* tidak diproses.

Resolusi

Dalam versi Intel® Quartus® Prime Design Software saat ini, untuk mensimulasikan proses DMA dengan benar, modifikasi parameter 'apps_type_hwtcl' dari '3' menjadi '6' dalam instantiasi modul 'altpcie_a10_tbed_hwtcl' dalam file 'dut_pcie_tb_ip.v'.

 

Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 21.4.

Produk Terkait

Artikel ini berlaku untuk 2 produk

Intel® Arria® 10 FPGA dan SoC FPGA
Intel® Cyclone® 10 GX FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.