ID Artikel: 000087743 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 29/09/2021

Sinyal mana dari Intel® FPGA IP antarmuka Intel® Stratix® 10 High Bandwidth Memory (HBM2) yang harus digunakan untuk menentukan kapan aman untuk mulai berinteraksi dengan antarmuka bus AXI?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    High Bandwidth Memory (HBM2) Interface Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Saat menggunakan Intel® FPGA IP Antarmuka Intel® Stratix® 10 High Bandwidth Memory (HBM2), Anda mungkin melihat sinyal kunci pas AXI ditegaskan selama kalibrasi tetapi belum aman untuk berinteraksi. Anda harus menunggu hingga sinyal local_cal_success ditegaskan sebelum Anda mulai berinteraksi dengan antarmuka bus AXI.

Resolusi

Informasi ini akan disertakan dalam rilis Panduan Pengguna Intel® FPGA IP Intel® Stratix® Antarmuka Memori Bandwidth Tinggi (HBM2) Intel® Stratix® 10 (HBM2).

Produk Terkait

Artikel ini berlaku untuk 2 produk

Intel® Stratix® 10 MX FPGA
Intel® Stratix® 10 NX FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.