ID Artikel: 000087758 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 16/12/2021

Galat Internal: Sub-sistem: CUT, File: /quartus/db/cut/cut_atom_io.cpp, Baris: 10493

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Antarmuka Memori Eksternal Intel® Arria® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 20.1, Anda mungkin melihat Galat Internal ini ketika Anda menghubungkan port "pll_ref_clk" Antarmuka Memori Eksternal Intel® Stratix® 10 FPGA IP ke sumber clock yang tidak didukung seperti Clock Source BFM Intel® FPGA IP.

    Resolusi

    Untuk menghindari galat ini, jalankan "pll_ref_clk"dari pin clock eksternal secara langsung. 

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Arria® 10 FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.