ID Artikel: 000087789 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 18/04/2022

Mengapa desain saya gagal lulus fase "Support Logic Generation" Perangkat Lunak Edisi Prime Pro Intel® Quartus® saat menggunakan kombinasi Intel® FPGA Hard IP F-Tile Ethernet dengan varian PTP dan varian F-Tile PMA Direct PHY?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah di Intel® Quartus® Prime Pro Edition Software versi 21.2, kombinasi F-Tile Ethernet Intel® FPGA Hard IP dengan varian PTP dan varian F-Tile PMA Direct PHY akan gagal melewati fase "Support Logic Generation" Intel® Quartus® Prime Pro dengan pesan galat berikut: "Error (21842): Solver gagal menemukan solusi".

    Resolusi

    Untuk mengatasi masalah ini di Intel® Quartus® Prime Edisi Pro Software versi 21.2 lakukan langkah-langkah berikut:

    1. Arahkan ke direktori /synth .
    2. Buka berkas "directphy_f_hip.sv".
    3. Ubah baris berikut DARI:

    a. localparam local_bb_f_ehip_e400g_ptp0_aib2_div2_clk = bb_f_ehip_e400g_ptp0_aib2_div2_clk;

    b. localparam local_bb_f_ehip_e400g_ptp1_aib2_div2_clk = bb_f_ehip_e400g_ptp1_aib2_div2_clk;

    UNTUK:

    a. localparam local_bb_f_ehip_e400g_ptp0_aib2_div2_clk = "__BB_DONT_CARE__";

    b. localparam local_bb_f_ehip_e400g_ptp1_aib2_div2_clk = "__BB_DONT_CARE__";  

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® perangkat lunak Prime Edisi Pro versi 21.4.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Agilex™ 7 FPGA dan SoC FPGA Seri I

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.