Mengapa F-Tile PMA/FEC Direct PHY Intel® FPGA IP generasi logika gagal ketika parameter IP "Aktifkan mode fraksional TX FGT PLL" diaktifkan untuk Intel Agilex® seri 7 I FPGAs dalam Perangkat Lunak Edisi Prime Pro Intel® Quartus® versi 21.2?

Karena masalah di Intel® Quartus® Prime Edisi Pro Edisi Perangkat Lunak versi 21.2, F-Tile PMA/FEC Direct PHY Intel® FPGA IP dapat gagal menghasilkan logika ketika parameter Enable TX FGT phase-locked loop (PLL) fractional mode intellectual property (IP) diaktifkan untuk Intel Agilex® seri 7 I FPGAs.

Ketika parameter Aktifkan IP mode fraksional TX FGT PLL diaktifkan, Perangkat Lunak Intel® Quartus® Prime Edisi Pro melakukan validasi yang salah menggunakan frekuensi clock referensi mode integer alih-alih frekuensi clock referensi mode fraksional.

Ketika masalah ini terjadi, Anda mungkin melihat pesan galat berikut:

Galat(22465): Frekuensi clock referensi port IP '|directphy_f_0|tx_pll_refclk_link[0]' (148.500000 MHz) tidak cocok dengan frekuensi clock referensi port CLOCK IP sistem '|systemclk_f_0|out_refclk_fgt_4' (140.000000 MHz).

Masalah ini tidak terlihat ketika frekuensi clock referensi mode integer sama dengan frekuensi clock referensi mode pecahan.

Anda dapat mengatasi masalah ini dengan opsi berikut:

Opsi 1:

1. Tingkatkan desain Anda ke Intel Quartus Perangkat Lunak Edisi Prime Pro versi 21.3 atau yang lebih baru.
2. Regenerasi Intel® FPGA IP F-Tile PMA/FEC Direct PHY Anda.

Opsi 2:

1. Dalam Intel® Quartus® Prime Edisi Pro Edition versi 21.2, buka F-Tile PMA/FEC Direct PHY Intel® FPGA IP file .ip yang dihasilkan.
2. Ubah nilai fgt_tx_pll_refclk_freq_mhz (clock referensi mode integer TX FGT PLL) agar sesuai dengan frekuensi mode pecahan yang diperlukan.  Contoh yang ditunjukkan di bawah ini perubahan ke 140 MHz.

766
767 fgt_tx_pll_refclk_freq_mhz
768 TX FGT PLL integer mode reference clock frequency
769 140.000000
770
771
772 fgt_tx_pll_refclk_freq_itxt
773 TX FGT PLL mode referensi clock frequency
774 140.0

Opsi 3:

1. Ubah kecepatan data Intel FPGA IP F-Tile PMA/FEC Direct PHY sementara sehingga frekuensi referensi mode integer TX FGT PLL yang Anda inginkan dapat dipilih. Misalnya, kecepatan data sebesar 14.000 Mbps memungkinkan frekuensi clock referensi sebesar 140 MHz dalam mode integer.
2. Ubah mode TX FGT PLL menjadi fraksi.
3. Ubah laju data kembali ke kecepatan data yang Anda inginkan, misalnya, 11.880 Mbps.
4. Masukkan lagi frekuensi clock referensi mode pecahan 140 MHz TX FGT PLL yang Anda inginkan.

Alur ini memastikan frekuensi fraksial dan mode integer TX FGT PLL yang dihasilkan oleh F-Tile PMA/FEC Direct PHY Intel® FPGA IP adalah sama.

Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 21.4.