ID Artikel: 000087808 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/11/2023

Mengapa Intel® FPGA IP Streaming F-Tile Avalon® untuk PCI Express gagal dihitung setelah memuat file pemrograman FPGA?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    F-Tile Avalon® Streaming Intel® FPGA IP untuk PCI Express mungkin gagal dihitung setelah memuat file pemrograman FPGA karena waktu konfigurasi gambar FPGA melebihi persyaratan waktu power-up-to-active PCI Express 100 ms.

    Resolusi

    Untuk mengatasi masalah ini, enumerasi ulang tautan PCI Express setelah FPGA berhasil dikonfigurasi, atau jeda proses boot PC hingga FPGA dikonfigurasi. Masalah ini dijadwalkan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Agilex™ 7 FPGA dan SoC FPGA Seri I

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.