Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition v21.3, saluran simpleks TX dan simpleks RX tidak dapat digabungkan ke dalam saluran transiver fisik yang sama ketika frekuensi clock paralel yang berbeda terdeteksi antara saluran TX Simplex dan saluran RX Simplex.
Frekuensi clock paralel diturunkan sebagai:
Frekuensi clock paralel = Kecepatan Data / Lebar PMA
Akan ada kesalahan selama tahap Pembuatan Logika Dukungan. Kesalahan hanya terjadi ketika Anda menggunakan mode clocking PMA. Mode clocking loop terkunci fase (PLL) sistem tidak terpengaruh oleh masalah ini.
Masalah ini dijadwalkan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.