ID Artikel: 000088135 Jenis Konten: Errata Terakhir Ditinjau: 14/02/2023

Mengapa port "o_rx_error" E-Tile Hard IP untuk Ethernet Hard Intel® FPGA IP inti tidak mencerminkan frame berukuran besar dalam transmisi?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • E-tile Hard IP untuk Ethernet Intel® FPGA IP
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena kesalahan pada 100G E-Tile Hard IP untuk Ethernet Hard Intel® FPGA IP logika pendeteksian status core RX, Anda dapat mengamati frame berukuran besar (ukuran frame maksimum bawaan dalam pengaturan IP adalah 1518), gagal menyebabkan bit relatif port o_rx_error untuk menegaskan untuk mencerminkan perilaku frame yang terlalu besar.

     

     

    Resolusi

    Tidak ada rencana untuk memperbaiki masalah ini dalam rilis IP mendatang. Anda dapat menggunakan register statistik (0x924/0x925) untuk memantau apakah ada bingkai berukuran besar dalam transmisi.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    FPGA dan SoC FPGA Intel® Agilex™ Seri F
    Intel® Stratix® 10 TX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.