ID Artikel: 000088172 Jenis Konten: Instal & Pengaturan Terakhir Ditinjau: 30/11/2023

Mengapa pembuatan Contoh Desain IP Ethernet 10G MAC Intel® Stratix® 10 FPGA Latensi Rendah dilengkapi dengan kesalahan?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Intel® FPGA IP Low Latency 10-Gbps Ethernet MAC and PHY Function IP-10GEUMAC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 21.3, Contoh Desain Ethernet 10G MAC Intel® Stratix® 10 FPGA IP Latensi Rendah tidak dapat berhasil dibuat.

    Resolusi

    Masalah ini dijadwalkan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.

    Patch tersedia untuk memperbaiki masalah ini untuk Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 21.3. Unduh dan instal patch di artikel KDB ini.

    Patch ini dijadwalkan akan disertakan dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.