INTEL® FPGA P-Tile Avalon® Streaming IP untuk PCI Express* Hard IP secara otomatis menghasilkan paritas byte untuk fitur perlindungan paritas bus data. Paritas byte yang disediakan pada sinyal di bawah ini tidak akan digunakan oleh Intel® FPGA P-Tile Avalon® Streaming IP untuk PCI Express* Hard IP untuk fitur perlindungan paritas bus data.
Nama sinyal:
tx_st_data_par_i
tx_st_hdr_par_i
tx_st_tlp_prfx_par
Informasi ini termasuk dalam rilis 21.4 dari Intel® FPGA P-Tile Avalon® Streaming IP untuk Panduan Pengguna PCI Express*