ID Artikel: 000088831 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 31/12/2021

Mengapa gangguan waktu habis karakter pada Intel® FPGA 16550 Compatible UART Core tidak dapat ditegaskan tanpa membaca receiver FIFO?

Lingkungan

    Perangkat Lunak Desain Intel® Quartus® Prime
    UART Intel® FPGA IP Kompatibel 16550
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah di Intel® Quartus® Prime Edisi Perangkat Lunak Edisi Standar versi 20.1 atau sebelumnya, dan versi Perangkat Lunak Intel® Quartus® Prime Edisi Pro, Anda mungkin melihat bahwa interupsi dari batas waktu karakter pada Intel® FPGA UART Core Kompatibel 16550 ditolak tanpa membaca PENERIMA FIFO. Akibatnya, penangan interupsi prosesor Nios® II akan macet.

Resolusi

Masalah ini telah diperbaiki bermula dari Intel® Quartus® Perangkat Lunak Prime Edisi Standar versi 21.1 dan dijadwalkan akan diperbaiki dalam rilis Intel® Quartus® Perangkat Lunak Prime Edisi Pro di masa mendatang.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.