ID Artikel: 000088862 Jenis Konten: Errata Terakhir Ditinjau: 03/04/2023

Mengapa nilai register status TLPBYPASS_ERR_STATUS dari Intel® FPGA IP Streaming Avalon® R-Tile untuk PCI Express tetap ada setelah reset hangat tingkat sistem?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di Intel® Quartus® Prime Pro Edition Software versi 21.3 dan sebelumnya, nilai yang disimpan di daftar status TLPBYPASS_ERR_STATUS Avalon® Intel® FPGA IP Streaming Avalon® R-Tile untuk PCI Express akan tetap ada setelah reset hangat sistem (acara pin_perst) atau hot reset.

    Pengaturan ulang dingin (siklus daya) akan menghapus konten register status TLPBYPASS_ERR_STATUS .

    Resolusi

    Untuk mengatasi masalah ini, hapus register status TLPBYPASS_ERR_STATUS (0x1310 offset) setelah reset hangat menggunakan Hard IP Reconfiguration Interface (pX_hip_reconfig_*).

    Perhatikan bahwa Antarmuka Konfigurasi Ulang IP Keras memiliki lebar 8-bit, sehingga setidaknya diperlukan 3 operasi penulisan untuk menghapus semua bit dari register status TLPBYPASS_ERR_STATUS .

    Masalah ini telah diperbaiki pada Perangkat Lunak Intel® Quartus® Prime Edisi Pro v22.1.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Agilex™ 7 FPGA dan SoC FPGA Seri I

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.